SVA

[SystemVerilog][SVA] アサーションの停止・再開

2013/11/08 HDL

シミュレーション中、アサーション（assert, cover, assume）の開始・停止（有効・無効）をシステムタスクで制御できます。