[SystemVerilog] bit の逆順並び替え、endian 変換
SystemVerilog では streaming operators という演算子が使え、bit の並びを逆順にしたり 指定した bit...
「SystemVerilog」一覧
[SystemVerilog] Motorola S-record 形式ファイルのリード
SystemVerilog では string 型が使え、文字列操作もできるよ、という話です。 Motorola S-record 形式フ...
[Verilog][SystemVerilog] bit 幅を指定しない整数リテラルの bit 幅
数字のみ、bit 幅指定なしで進数表記ありの場合どちらも 32bit（以上）の bit 幅になります。 The number o...
[Verilog][SystemVerilog] Loop generate による複数インスタンス
Verilog 2001 から generate 構文を使って、module, assertion 等のインスタンスや、assign による...
[SystemVerilog][SVA] アサーションの停止・再開
シミュレーション中、アサーション（assert, cover, assume）の開始・停止（有効・無効）をシステムタスクで制御できます。 ...
[SystemVerilog] bit 幅の取得 $bits
システムタスク $bits を使います。bit 幅 (integer) を返します。 4値の場合 1bit を返し、ツールの実装で実際...
スポンサーリンク