本文へスキップ
jz5.jp 個人の Blog
About RSS
  • [WordPress] コメントの RSS フィードリンクを削除する

    2013/11/23 WordPress

    WordPress の Twenty Thirteen テーマなどを利用していると投稿コメントの RSS フィード URL がページ内に追加されています。コメントを無効にしていたり、ほとんどコメントがない場合は不要なので…

  • [Verilog][SystemVerilog] bit 幅を指定しない整数リテラルの bit 幅

    2013/11/21 HDL

    数字のみ、bit 幅指定なしで進数表記ありの場合どちらも 32bit(以上)の bit 幅になります。 The number of bits that make up an unsized number (which is a simple…

  • イラストで時計が作れる Web アプリ “CLOCKIE”

    2013/11/20 Link

    CLOCKIE 眺めておもしろいサービス。

  • Excel ブックを Web ページに貼り付け(埋め込み)

    2013/11/19 Office

    Excel を Web ページに表示する方法。こんな感じで埋め込めます。 SkyDrive にアップロードした Excel ファイルは Web ページに埋め込めます。SkyDrive のメニューから「埋め込み」を選択します。 クリックすると…

  • [Verilog][SystemVerilog] generate の使い方:for(genvar)・if・case で複数インスタンス

    2013/11/19 HDL

    Verilog 2001 から generate 構文を使って、module, assertion 等のインスタンスや、assign による接続などができます。ここではループを使った生成の話です。 for loop 構文を使って複数インスタ…

  • Windows 7 の XP モードのサポート期間

    2013/11/17 Windows

    Windows XP のサポート期間終了(日本時間 2014年4月9日)と一緒に終了します。 "Q. Windows 7 上の Windows XP モードもサポート終了の対象となりますか?" &…

  • [WordPress] 利用してるプラグインまとめ 2013年11月

    2013/11/17 WordPress

    現在利用しているプラグインを公開します。 表示の高速化 関連 高速化関連。定番どころ。効果は不明。 001 Prime Strategy Translate Accelerator 翻訳ファイルをキャッシュして高速化。…

  • “Napa” のことも時々思い出してあげてください。Visual Studio “Monaco” を今すぐ使いたい人は “Napa” をさわってみよう!

    2013/11/15 Visual Studio

    Web ブラウザーで動作する Visual Studio “Monaco” の発表が話題です。 Office 365 開発ツール “Napa” しかし、さかのぼること 2012年8月、Web ブラウザーで動作する Vis…

  • [WordPress] Gist のコードを埋め込む

    2013/11/14 WordPress

    Gist のコードを投稿に貼り付ける方法。深く考えず、Syntax Highlight のプラグインを使用していたけど、Gist でいいんじゃないかなと。Gist を利用すると、WordPress の検索機能でコードは検…

  • [SystemVerilog] ターミナルコマンドを実行 $system

    2013/11/14 HDL

    システムタスク $system で C の system 関数を呼べます。 戻り値は system 関数の戻り値(int)のため、実行結果の文字列の取得などは直接できません(ファイルに出力してそれを読み取ることはできるけど……)。 システム…

前へ
  • 1
  • …
  • 12
  • 13
  • 14
  • 15
  • 16
  • …
  • 24
次へ

jz5.jp / jz5 を装うメールやアカウントに注意してください

About

個人の Blog です。昔は HDL でデジタル回路設計してました。今はプログラマー。

このサイトについて X @jz5

人気の記事

  1. [SystemVerilog][SVA] アサーションの停止・再開
  2. [SystemVerilog] bit 幅の取得 $bits
  3. [Verilog][SystemVerilog] generate の使い方:for(genvar)・if・case で複数インスタンス
  4. [SystemVerilog] bit の逆順並び替え、endian 変換
  5. [Verilog] 特定の書式から値の読み取り、文字列から数値へ変換 $sscanf

新着

  • BASE 売上金の没収(失効)に関し、BASE と和解しました #BASEec
  • BASE 売上金の没収(失効)の被害に遭われた方へ。BASE 預り金請求事件
  • メディアハーツ(ファビウス)社長ら逮捕。従業員が競合他社を誹謗中傷
  • BASE の売上金が没収された。ユーザーに不利益な利用規約
  • 株式会社侍の「侍エンジニア塾」、キャンペーン期限に虚偽の表示

カテゴリー

  • Android 3
  • ASP.NET 2
  • Bing 13
  • Book 5
  • Character 2
  • Event 20
  • Google 1
  • HDL 13
  • Internet Explorer 5
  • iOS 5
  • JavaScript 2
  • Life 82
  • Link 4
  • Office 3
  • OneDrive 2
  • Photo 4
  • Uncategorized 23
  • Visual Basic 2
  • Visual Studio 1
  • Web service 6
  • Windows 5
  • Windows Azure 3
  • Windows Live 16
  • Windows Phone 8
  • WordPress 18
  • 未分類 1

アーカイブ

  • 2020 1
  • 2019 2
  • 2018 9
  • 2017 10
  • 2016 26
  • 2015 34
  • 2014 37
  • 2013 55
  • 2012 10
  • 2011 36
  • 2010 20

About お問い合わせ 枚方市 RSS

© 2010-2026 jz5